सयौं प्रक्रियाहरू बदल्न आवश्यक छवेफरएक अर्धचालक मा। सबैभन्दा महत्त्वपूर्ण प्रक्रियाहरू मध्ये एक होनक्काशी- त्यो हो, मा राम्रो सर्किट ढाँचा नक्काशीवेफर। को सफलतानक्काशीप्रक्रिया एक सेट वितरण दायरा भित्र विभिन्न चर प्रबन्धन मा निर्भर गर्दछ, र प्रत्येक नक्काशी उपकरण इष्टतम अवस्थामा सञ्चालन गर्न तयार हुनुपर्छ। हाम्रा नक्काशी प्रक्रिया इन्जिनियरहरूले यो विस्तृत प्रक्रिया पूरा गर्न उत्कृष्ट उत्पादन प्रविधि प्रयोग गर्छन्।
SK Hynix समाचार केन्द्रले Icheon DRAM Front Etch, Middle Etch, र End Etch प्राविधिक टोलीका सदस्यहरूसँग उनीहरूको कामको बारेमा थप जान्नको लागि अन्तर्वार्ता लिए।
इच: उत्पादकता सुधारको लागि यात्रा
अर्धचालक निर्माणमा, नक्काशीले पातलो फिल्महरूमा नक्काशी गर्ने ढाँचाहरूलाई जनाउँछ। प्रत्येक प्रक्रिया चरणको अन्तिम रूपरेखा बनाउन प्लाज्मा प्रयोग गरेर ढाँचाहरू स्प्रे गरिन्छ। यसको मुख्य उद्देश्य लेआउट अनुसार सटीक ढाँचाहरू पूर्ण रूपमा प्रस्तुत गर्नु र सबै अवस्थाहरूमा समान परिणामहरू कायम राख्नु हो।
यदि डिपोजिसन वा फोटोलिथोग्राफी प्रक्रियामा समस्याहरू देखा पर्छन् भने, तिनीहरूलाई चयनात्मक नक्काशी (Etch) प्रविधिद्वारा समाधान गर्न सकिन्छ। यद्यपि, नक्काशी प्रक्रियाको क्रममा केहि गलत भयो भने, स्थिति उल्टाउन सकिँदैन। यो किनभने उत्कीर्ण क्षेत्रमा एउटै सामग्री भर्न सकिँदैन। त्यसकारण, अर्धचालक निर्माण प्रक्रियामा, समग्र उपज र उत्पादनको गुणस्तर निर्धारण गर्न नक्काशी महत्त्वपूर्ण छ।
नक्काशी प्रक्रियाले आठ चरणहरू समावेश गर्दछ: ISO, BG, BLC, GBL, SNC, M0, SN र MLM।
पहिलो, सक्रिय सेल क्षेत्र सिर्जना गर्न वेफरमा ISO (पृथक) चरण etches (Etch) सिलिकन (Si)। BG (बरीड गेट) चरणले पङ्क्ति ठेगाना रेखा (वर्ड लाइन) 1 र इलेक्ट्रोनिक च्यानल सिर्जना गर्न गेट बनाउँछ। अर्को, BLC (बिट लाइन सम्पर्क) चरणले सेल क्षेत्रमा ISO र स्तम्भ ठेगाना रेखा (बिट लाइन) 2 बीचको जडान सिर्जना गर्दछ। GBL (पेरी गेट+सेल बिट लाइन) चरणले सेल स्तम्भ ठेगाना रेखा र परिधि 3 मा गेट एकै साथ सिर्जना गर्नेछ।
SNC (भण्डारण नोड अनुबंध) चरणले सक्रिय क्षेत्र र भण्डारण नोड 4 बीचको जडान सिर्जना गर्न जारी राख्छ। पछि, M0 (Metal0) चरणले परिधीय S/D (भण्डारण नोड) 5 र जडान बिन्दुहरूको जडान बिन्दुहरू बनाउँछ। स्तम्भ ठेगाना रेखा र भण्डारण नोड बीच। SN (भण्डारण नोड) चरणले एकाइ क्षमता पुष्टि गर्दछ, र त्यसपछिको MLM (मल्टी लेयर मेटल) चरणले बाह्य विद्युत आपूर्ति र आन्तरिक तारहरू सिर्जना गर्दछ, र सम्पूर्ण नक्काशी (Etch) इन्जिनियरिङ प्रक्रिया पूरा भयो।
नक्काशी (Etch) प्राविधिकहरू मुख्यतया अर्धचालकहरूको ढाँचाको लागि जिम्मेवार छन् भन्ने कुरालाई ध्यानमा राख्दै, DRAM विभागलाई तीन टोलीहरूमा विभाजन गरिएको छ: Front Etch (ISO, BG, BLC); मध्य Etch (GBL, SNC, M0); End Etch (SN, MLM)। यी टोलीहरू पनि निर्माण स्थिति र उपकरण स्थिति अनुसार विभाजित छन्।
एकाइ उत्पादन प्रक्रियाहरू प्रबन्धन र सुधार गर्नको लागि निर्माण स्थितिहरू जिम्मेवार छन्। चर नियन्त्रण र अन्य उत्पादन अनुकूलन उपायहरू मार्फत उत्पादन र उत्पादन गुणस्तर सुधार गर्न निर्माण स्थितिहरूले धेरै महत्त्वपूर्ण भूमिका खेल्छ।
उपकरण स्थितिहरू उत्पादन उपकरणहरू प्रबन्धन र सुदृढीकरणको लागि जिम्मेवार छन् नक्काशी प्रक्रियाको क्रममा हुन सक्ने समस्याहरूबाट बच्न। उपकरण स्थितिहरूको मुख्य जिम्मेवारी उपकरणको इष्टतम प्रदर्शन सुनिश्चित गर्न हो।
यद्यपि जिम्मेवारीहरू स्पष्ट छन्, सबै टोलीहरूले साझा लक्ष्य तिर काम गर्छन् - त्यो हो, उत्पादन प्रक्रियाहरू र सम्बन्धित उपकरणहरू उत्पादकता सुधार गर्न व्यवस्थापन र सुधार गर्न। यस उद्देश्यका लागि, प्रत्येक टोलीले सक्रिय रूपमा आफ्नो उपलब्धिहरू र सुधारका लागि क्षेत्रहरू साझेदारी गर्दछ, र व्यापार प्रदर्शन सुधार गर्न सहयोग गर्दछ।
Miniaturization टेक्नोलोजीको चुनौतीहरूको सामना कसरी गर्ने
SK Hynix ले जुलाई २०२१ मा 10nm (1a) वर्ग प्रक्रियाको लागि 8Gb LPDDR4 DRAM उत्पादनहरूको ठूलो उत्पादन सुरु गर्यो।
सेमीकन्डक्टर मेमोरी सर्किट ढाँचाहरू 10nm युगमा प्रवेश गरेका छन्, र सुधारहरू पछि, एकल DRAM ले लगभग 10,000 कक्षहरू समायोजन गर्न सक्छ। त्यसकारण, नक्काशी प्रक्रियामा पनि, प्रक्रिया मार्जिन अपर्याप्त छ।
यदि बनाइएको प्वाल (प्वाल) 6 धेरै सानो छ भने, यो "नखोलिएको" देखिन सक्छ र चिपको तल्लो भाग ब्लक गर्न सक्छ। थप रूपमा, यदि बनाइएको प्वाल धेरै ठूलो छ भने, "ब्रिजिङ" हुन सक्छ। जब दुई प्वालहरू बीचको अन्तर अपर्याप्त हुन्छ, "ब्रिजिङ" हुन्छ, परिणामस्वरूप पछिका चरणहरूमा पारस्परिक आसंजन समस्याहरू हुन्छन्। सेमीकन्डक्टरहरू बढ्दो रूपमा परिष्कृत हुँदै जाँदा, प्वाल आकार मानहरूको दायरा बिस्तारै संकुचित हुँदैछ, र यी जोखिमहरू बिस्तारै हटाइनेछन्।
माथिका समस्याहरू समाधान गर्न, नक्काशी प्रविधि विशेषज्ञहरूले प्रक्रियालाई सुधार गर्न जारी राख्छन्, प्रक्रिया रेसिपी र APC7 एल्गोरिथ्म परिमार्जन गर्दै, र नयाँ नक्काशी प्रविधिहरू जस्तै ADCC8 र LSR9 परिचय।
ग्राहकको आवश्यकता बढ्दै गएपछि, अर्को चुनौती देखा परेको छ - बहु-उत्पादन उत्पादनको प्रवृत्ति। यस्तो ग्राहक आवश्यकताहरू पूरा गर्न, प्रत्येक उत्पादनको लागि अनुकूलित प्रक्रिया सर्तहरू अलग सेट गर्न आवश्यक छ। यो इन्जिनियरहरूको लागि एक धेरै विशेष चुनौती हो किनभने तिनीहरूले ठूलो उत्पादन प्रविधि दुवै स्थापित अवस्था र विविध परिस्थितिहरूको आवश्यकताहरू पूरा गर्न आवश्यक छ।
यस उद्देश्यका लागि, ईच इन्जिनियरहरूले मुख्य उत्पादनहरू (कोर उत्पादनहरू) मा आधारित विभिन्न डेरिभेटिभहरू व्यवस्थापन गर्न "एपीसी अफसेट" 10 टेक्नोलोजी प्रस्तुत गरे र विभिन्न उत्पादनहरू व्यापक रूपमा व्यवस्थापन गर्न "टी-इन्डेक्स प्रणाली" स्थापना र प्रयोग गरे। यी प्रयासहरू मार्फत, बहु-उत्पादन उत्पादनको आवश्यकताहरू पूरा गर्न प्रणालीलाई निरन्तर सुधार गरिएको छ।
पोस्ट समय: जुलाई-16-2024